HBM4 선점 나선 삼성전자, 업계 최초 양산·출하 ‘박차’

시사위크=박설민 기자  삼성전자가 세계 최초로 업계 최고 성능의 ‘고대역폭 메모리(HBM) 4세대’ 양산·출하를 시작한다. 그동안 SK하이닉스에게 밀렸던 프리미엄 HBM시장에서의 주도권을 되찾을 수 있을지 주목된다.

삼성전자는 12일 HBM4 최선단 공정 1c D램(10나노급 6세대)을 선제적으로 도입, 재설계 없이 양산 초기부터 안정적인 수율과 업계 최고 수준의 성능을 확보했다고 밝혔다. 삼성전자는 HBM4 개발 착수 단계부터 JEDEC 기준을 상회하는 성능 목표를 설정했다. JEDEC는 반도체 표준을 제정하는 국제 산업 표준 기구다.

삼성전자는 HBM4 기술 경쟁력 강화를 위해 베이스 다이의 특성을 고려, 성능과 전력 효율 측면에서 유리한 4나노 공정을 적용했다. 베이스 다이는 HBM 적층 구조의 가장 아래에 위치해 전력·신호를 제어하는 기반 칩이다.

그 결과, 삼성전자 HBM4는 JEDEC 업계 표준인 8Gbps를 약 46% 상회하는 11.7Gbps의 동작 속도를 안정적으로 확보하는데 성공했다. 이는 HBM4 성능의 새로운 기준을 제시한 성과다. 전작 HBM3E와 비교해선 최대 핀 속도인 9.6Gbps 대비 약 1.22배 향상된 수치다. 최대 13Gbps까지 구현이 가능하다.

삼성전자의 HBM4는 단일 스택 기준 총 메모리 대역폭을 전작 HBM3E 대비 약 2.7배 향상된 최대 3.3TB/s 수준으로 끌어올렸다. 고객사 요구 수준인  3.0TB/s를 상회하는 성능을 확보했다. 또한 삼성전자의 HBM4는 12단 적층 기술을 통해 24GB~36GB의 용량을 제공한다. 고객사의 제품 일정에 맞춰 16단 적층 기술을 적용, 최대 48GB까지 용량을 확장할 계획이다.

이번 HBM4는 데이터 전송 I/O(Input/Output) 핀 수가 1,024개에서 2,048개로 확대됐다. 이에 따라 전력 소모와 열 집중 문제가 발생할 수 있다. 이에 삼성전자는 코어다이에 저전력 설계 기술을 적용했다. 코어 다이는 HBM을 구성하는 핵심인 D램을 수직으로 적층한 다이(Die)다.

또한 TSV 데이터 송수신 저전압 설계 기술 적용과 전력 분배 네트워크(PDN) 최적화를 통해 전 세대 대비 에너지 효율을 약 40% 개선했다. 열 저항 특성은 약 10%, 방열 특성은 약 30% 향상시켰다.

삼성전자는 이번 HBM4 신제품이 데이터센터 환경에 최적화된 최고 수준의 성능과 안정적인 신뢰성을 동시에 갖췄다고 평가한다. 이를 통해 고객사는 삼성전자의 HBM4를 통해 GPU 연산 성능을 극대화하는 한편 서버·데이터센터 단위의 전력 소모와 냉각 비용을 절감할 것으로 기대하고 있다.

삼성전자는 자체적으로 보유한 Foundry 공정과 HBM 설계 간의 긴밀한 DTCO(Design Technology Co-Optimization) 협업해나갈 예정이다. 이를 통해 품질과 수율을 동시에 확보한 최고 수준의 HBM을 지속적으로 개발한다는 목표다.

또한 2028년부터 본격 가동될 평택사업장 2단지 5라인은 HBM 생산의 핵심 거점으로 활용될 예정이다. AI·데이터센터 중심의 중·장기 수요 확대 국면에서도 안정적인 공급 대응 역량을 지속적으로 확보해 나갈 예정이다. 삼성전자는 HBM4에 이어 HBM4E도 준비 중이다. 2026년 하반기에 샘플 출하를 할 계획이다.

황상준 삼성전자 메모리개발담당 부사장은 “삼성전자 HBM4는 기존에 검증된 공정을 적용하던 전례를 깨고 1c D램 및 Foundry 4나노와 같은 최선단 공정을 적용했다”며 “공정 경쟁력과 설계 개선을 통해 성능 확장을 위한 여력을 충분히 확보해 고객의 성능 상향 요구를 적기에 충족할 수 있었다”고 전했다.